Vitis 高階合成於工程課程 (Vitis HLS for Engineering courses)

時間8月4日(四) 16:00-17:00

 

利用Xilinx Vitis 高階合成(Vitis HLS)技術,許多工程課程,e.g. 通信系統,計算機架構,數位信號處理,學生可以快速開發模組,在FPGA 實時系統中運行,得到過去用模擬方式無法得到的洞察力。

報名表單: https://bit.ly/3aRTrxs 

  

Sponsored by AMD/Xilinx 

 

VLSI/CAD Symposium - Vitis 高階合成於工程課程 (Vitis HLS for Engineering Courses )
8月 4日 (星期四) · 下午4:00 - 5:00
如何加入 Google Meet 會議
視訊通話連結:https://meet.google.com/mvy-udxg-aiv
或撥打以下電話號碼:(US) +1 937-860-0195 PIN 碼:439 982 010#
更多電話號碼:https://tel.meet/mvy-udxg-aiv?pin=7200057767686

 

台積電在IC 設計人才培育的規畫及給教育體驗的先進虛擬製程

時間8月4日(四) 17:00 -17:30

 

台積電致力於青年培育接軌產業。本演講將詳述台積電針對 IC 設計人才培育規劃的完整學習路徑,對象涵蓋高中、大學與研究所,透過課程、講座、競賽、設計套件以及突破性的產學合作來積極培育下一代半導體產業人才。同時,2022 年亮點推出供學校使用的N16 FinFET教學計劃,也將首次運用於今年9月份舉辦的【台積電前瞻 VLSI IC 設計競賽】中,並提供實作工作坊與線上課程加速上手。詳細內容將在演講中一一為大家說明

主辦單位|臺灣積體電路設計學會
指導單位|教育部資訊及科技教育司
承辦單位|國立清華大學積體電路設計技術研發中心
協辦單位中央研究院資訊科技創新研究中心
中央研究院資訊科學研究所
科技部工程司工程科技推展中心
財團法人工業技術研究院
國研院台灣半導體研究中心
教育部智慧晶片系統整合推動聯盟
聯發科技-清大創新研究中心
© VLSICAD 2022 |All Rights Reserved
Powered by Enjoy PCO Corp.